2026 年 2 月 10 日，Cadence 发布了一款产品——ChipStack AI Super Agent，全球首个用于前端芯片设计与验证的 Agentic AI 解决方案。

这款产品背后有一段加速过程：2025 年 11 月，Cadence 收购了西雅图初创公司 ChipStack；四个月后，就把它变成了一个面向全球客户的产品。Altera 说验证工作量减少了 10 倍，Tenstorrent 说三个关键模块的验证时间缩短了 4 倍。

速度背后是 Cadence 过去四年 AI 布局的全貌。这篇文章把 Cadence 的 AI 产品线拆开看看：哪些是扎实的技术积累，哪些是收购带来的新能力，哪些还只是早期部署。

---

JedAI：Cadence AI 的底座

理解 Cadence 的 AI 战略，首先要理解 JedAI Platform。

JedAI 是 Cadence 2023 年推出的统一 AI 数据平台。它不是一个独立的工具，而是一个底层基础设施——把 Cadence 所有 AI 驱动的工具（Cerebrus、Verisium、Optimality 等）产生的数据统一管理，让不同工具之间可以共享学习成果。

这个设计思路类似操作系统的概念：每个 AI 工具是一个"应用"，JedAI 是"操作系统"。Cerebrus 优化的 PPA 数据可以被 Verisium 的验证流程参考，Verisium 发现的 bug 模式可以反馈给 Cerebrus 调整优化策略。这种数据打通让 1+1 > 2 成为可能。

JedAI 的存在也解释了为什么 ChipStack 收购后能快速产品化——它不需要从零搭建数据平台，直接接入 JedAI 就能复用 Cadence 已有的数据资产和工具链。

---

Cerebrus：1000 次流片的底气

Cadence Cerebrus Intelligent Chip Explorer 是 Cadence AI 产品线中最成熟的一环，2021 年 9 月发布。

它用强化学习在大规模设计空间中自动搜索最优的 PPA（功耗、性能、面积）配置。工程师设定优化目标和约束条件，Cerebrus 自动探索成千上万种参数组合，找到人类难以穷举的最优解。

几个关键数据：

• Cadence 声称 AI 相关解决方案累计应用于 1000+ 次流片，Cerebrus 是核心贡献者

• 与人工方法相比，PPA 改善最高达 20%，工程生产力提升最高达 10 倍

• 联发科使用 Cerebrus 优化 SoC，在关键模块上实现了显著功耗降低

• 意法半导体（STMicroelectronics）在高性能微控制器 CPU 核心上使用 Cerebrus 进行 PPA 优化

2025 年 11 月，Cadence 进一步推出了 Cerebrus AI Studio——一个基于代理式 AI 的物理设计系统。它不再局限于单点优化，而是用多个 AI Agent 协同完成从规划、布局到时序收敛的整个物理设计流程。Cadence 称其为业界首个达到"代理式 AI 第四级"的物理设计系统。

这意味着什么？传统的 Cerebrus 是"AI 帮你调参数"，Cerebrus AI Studio 是"AI 帮你做设计"。从"L2 级单点自动化"到"L4 级自主编排"，这是一个质变。

---

Verisium：验证的 AI 革命

芯片设计中，验证占据了超过 60% 的开发时间。Verisium AI-Driven Verification Platform是 Cadence 针对这个痛点的解决方案，2022 年 9 月发布。

Verisium 的核心思路是从"单次运行、单引擎算法"转向"多轮运行、多引擎 AI 优化"。它利用大数据和 JedAI 平台来优化验证负荷、提高功能覆盖率、加速 bug 根因分析。

具体能力包括： - 智能回归管理——自动分析历史回归数据，优化测试用例选择，缩短回归时间 - 覆盖率优化——AI 自动识别覆盖率空洞并生成补充测试 - 调试辅助——跨多个仿真引擎关联分析失败用例，快速定位根因

Verisium 的存在让 ChipStack 的落地有了验证侧的支撑——ChipStack 负责前端的设计编码和验证规划，Verisium 负责后端的验证执行和优化，两者通过 JedAI 互通数据。

---

ChipStack：从西雅图初创到全球首个 EDA Agent

ChipStack 的故事值得单独展开。

初创阶段

2023 年末，Kartik Hegde 和 Hamid Shojaei 在西雅图创办了 ChipStack。Hegde 是伊利诺伊大学计算机科学博士，曾在 Meta 和 NVIDIA 任职；Shojaei 有 Google、Qualcomm 的技术背景。

他们的愿景很直接：把芯片设计周期从两三年压缩到几个月。

ChipStack 从 AI2（Allen Institute for AI）孵化器孵化，投资方包括 AI2 Incubator 和 Khosla Ventures。团队只有 20 人，但集中在芯片设计和 AI 研究的交叉领域。

五个 Agent

ChipStack 的核心产品是一个 five-agent 套件，每个 Agent 负责验证流程中的一个环节：

Agent	功能
Mental Model Agent	从 RTL 代码或规范中推断设计意图，建立"心智模型"
Formal Agent	自动化形式验证，生成属性和断言
Unit Simulation Agent	自动生成单元级测试平台和测试用例
UVM Agent	自动创建和更新 UVM 验证环境
Test Plan Agent	智能生成全面的测试计划

这个设计的关键在于 Mental Model Agent——它先理解设计的意图，然后把理解传递给其他 Agent。这比单纯让 AI 生成测试用例要高级得多：先理解再执行，类似有经验的工程师先读 spec 再写验证方案。

收购与整合

2025 年 11 月，Cadence 收购了 ChipStack。收购金额未披露，但 AI2 孵化器表示投资者获得了丰厚回报。

收购后仅四个月——2026 年 2 月 10 日——Cadence 正式发布 ChipStack AI Super Agent。速度之所以这么快，是因为 ChipStack 的产品在收购前就已经和 Cadence 的验证工具有深度集成（双方此前已在多个技术集成项目上合作），而不是从零开始整合。

产品化后的能力

ChipStack AI Super Agent 不是一个独立工具，而是一个编排层。它调度多个"虚拟工程师"（Virtual Engineers），每个虚拟工程师使用 Cadence 的底层 EDA 工具（Genus 综合、Innovus 物理设计、Jasper 形式验证、Xcelium 仿真等）。

具体工作流：

1. 工程师用自然语言描述设计意图

2. ChipStack 的 Mental Model Agent 理解意图，建立设计心智模型

3. Test Plan Agent 生成测试计划

4. Unit Simulation Agent 和 UVM Agent 自动创建测试平台

5. Formal Agent 和仿真工具执行验证

6. 结果反馈回 Mental Model，迭代优化

这个流程把传统需要数周的验证准备工作压缩到数天。

---

客户怎么说

ChipStack AI Super Agent 目前处于 Early Access 阶段，已公开的四家客户反馈如下。

Altera（Intel 旗下）工程高级总监 Arvind Vidyarthi：

"Cadence ChipStack AI 超级代理在某些领域将我们的验证工作量减少了约 10 倍，使我们的团队能够更快速、更自信地实现收敛。通过交互式的工程师在环体验与 Cadence 先进的 AI 驱动验证技术相结合，我们在最复杂的设计上实现了更深入的功能覆盖。"

10 倍是峰值数据，来自特定场景。但 Altera 作为 Intel 旗下的 FPGA 巨头，其验证复杂度在行业里属于顶级水平，这个数据的含金量比小公司的 benchmark 要高。

NVIDIA 工业与计算工程总经理 Timothy Costa：

"AI 已成为设计下一代芯片的关键。ChipStack AI 超级代理展示了如何将心智模型和自动化形式化测试计划生成与 NVIDIA 加速计算相结合，为芯片设计师释放新水平的生产力。"

NVIDIA 同时是 Cadence 的客户和算力供应商（ChipStack 支持在 NVIDIA GPU 上运行本地推理），这种双重角色让合作有真实的需求基础。

Qualcomm 工程副总裁 Paul Penzes：

"Qualcomm 很高兴与 Cadence 合作评估 ChipStack AI 超级智能体。早期结果显示出强劲、令人鼓舞的性能提升。"

Qualcomm 的表态最保守——"评估中""令人鼓舞"——这说明产品还在验证阶段，尚未进入全面部署。

Tenstorrent RISC-V 核心首席工程师 Daniel Cummings：

"在对三个关键设计模块进行为期三个月的评估期间，它将验证时间缩短了高达 4 倍。在 Tenstorrent 硬件上运行该代理还展示了我们提供生产规模 LLM 工作负载所需的高性能本地推理的能力。"

Tenstorrent 作为 RISC-V CPU 初创公司，设计规模相对小，4 倍的数据比 10 倍更可信。但 Tenstorrent 同时用自家硬件跑推理，这个细节有意思——说明 ChipStack 不仅仅依赖云端大模型，也可以在本地 GPU 上运行。

---

Allegro X AI：PCB 设计的 AI 入场券

Cadence 的 AI 能力不止于芯片设计。Allegro X AI 把 AI 带入了 PCB 和先进封装领域。

Allegro X AI 的核心功能包括： - 自动化元件布局 - 电源平面自动生成 - 关键网络智能布线 - 信号完整性、电源完整性和热影响的早期探索

Cadence 声称可将 PCB 设计周转时间缩短 10 倍以上。2025 年发布的 Cadence SPB 25.1 版本还新增了 Allegro X AI Advanced Substrate Router（ASR），专门面向 Chiplet 和先进封装的高密度基板设计。

PCB 设计的 AI 化是一个容易被忽略但实际很重要的方向——芯片越来越复杂，封装越来越密集，PCB 设计的瓶颈正在从"画不出来"变成"画不过来"。AI 在这个领域的价值是提速，不是取代。

---

"芯片到系统"：Cadence 的收购路线图

Cadence 的 AI 能力不仅靠自研，也靠收购。过去两年几笔关键收购：

时间	收购标的	金额	目的
2024.01	Invecas	未披露	获得设计工程团队和 IP 能力
2024.03	BETA CAE Systems	12.4 亿美元	结构分析、多物理场仿真
2025.11	ChipStack	未披露	前端设计验证 AI Agent

BETA CAE 的收购尤其值得关注。BETA CAE 是多领域工程仿真解决方案的领先供应商，在汽车和航空航天领域有深厚的客户基础。这笔收购让 Cadence 的能力从芯片级设计扩展到了系统级结构分析——不是在 PPT 上扩展，而是带着客户和技术一起扩展。

加上已有的 Virtuoso（模拟设计）、Clarity（3D 电磁仿真）、Celsius（热分析）等工具，Cadence 正在构建一个从 RTL 到 GDSII 到 PCB 到系统仿真的全栈能力。

---

三个观察

四个月从收购到产品，说明了什么？ ChipStack 在被收购前就已经和 Cadence 工具有深度集成，产品化不是从零开始。这也暗示了一种新的并购模式：先合作、再收购、快速产品化——比传统的"收购后花两年整合"高效得多。

"1000+ 次流片"是一个真实的门槛。 Cadence 的 Cerebrus 和 Verisium 在 1000 多个实际流片项目中积累了大量的设计数据和优化经验。这种数据资产是后来者无法通过技术复制获得的——你可以复制算法，但复制不了 1000 次流片的数据。

ChipStack 目前还在 Early Access 阶段。 四家公开客户中，只有 Altera 给出了具体的量化数据（10 倍），Qualcomm 还在评估，Tenstorrent 的数据来自 3 个模块的试用。从"早期部署"到"大规模商用"，中间至少还有 6-12 个月的验证期。这个产品的真正价值，要看一年后有多少客户用它跑完了完整项目。

作者：方寸智见。芯片行业老兵，关注 AI 如何改变半导体的每一个角落。

数据来源：Cadence 官网、IC Infra、芯智讯、电子创新网、搜狐科技、IT 之家、集微网等公开报道。